Bei der Herstellung von Halbleiterwafern ist die Leistungsprüfung bei niedrigen Temperaturen ein entscheidender Bestandteil, um die Zuverlässigkeit des Chips zu gewährleisten. Ein inländisches Halbleiterunternehmen produzierte 12-Zoll-Logik-Wafer, zuvor in -70 ° C-Tieftemperatur-Tests wegen des Einfrierens von herkömmlichen Geräten, was zu Wafer-Kurzschluss, Testdatenverzerrung führte, die Durchlaufrate betrug nur 82%, was die Massenproduktion ernsthaft beeinflusst. Nach der Einführung von Guanghaotian Kalt-Hitze-Schlagkasten, mit seiner - 70 ° Tieftemperatur-Frostfreie Technologie und präzise Temperaturregelung Fähigkeit, nicht nur das Problem der Testumgebungsstörungen gelöst, sondern auch die Wafer-Test-Durchlaufrate auf 98% erhöht, um die Halbleiterherstellung zu schützen.

Das Unternehmen zuvor verwendet gewöhnliche Kryotest-Ausrüstung, in einer Kryotemperatur unter -50 ° C, die Luftfeuchtigkeit im Gehäuse leicht zu Frost kondensiert, an der Wafer-Oberfläche und die Testsonde befestigt, verursacht Schaltungsleckage, Signalübertragung Unterbrechung, jede Partie benötigt zusätzliche 20 Stunden für die Entfrostung und erneute Prüfung, und wiederholte Gefrierschmelzung führt zu Mikrorissen am Wafer-Rand. Angesichts dieses Schmerzpunkts ist die kundenspezifische Kälte- und Wärmestoßkammer von Guanghaotian mit dem Dual-Frostschutzsystem "Vakuumtrocknung + Inertgaszyklus" ausgestattet. Im Breitentemperaturbereich von -70 ° C bis 150 ° C kann die Feuchtigkeit in der Kammer stabil unter 5% RH gesteuert werden, um den gesamten Prozess der Tieftemperaturprüfung ohne Frost zu erreichen, um den strengen Anforderungen der JEDEC JESD22-A108-Norm zur Tieftemperaturzuverlässigkeitsprüfung der Wafer zu entsprechen.

AbhängigHitze und Kalte SchlagkastenMit der frostfreien Technologie und der hohen Präzisionskapazität zur Temperaturregelung hat das Unternehmen erfolgreich das Problem der ungleichmäßigen Kontraktion der Wafer-Photogravierbeschichtung bei niedrigen Temperaturen gelöst. Durch die Optimierung der Photogravierbackprozessparameter wird der Leckstrom bei Wafer-Tieftemperaturen von 50nA auf unter 5nA reduziert und die Schaltgeschwindigkeitsstabilität um 30 % erhöht. Noch wichtiger ist, dass keine Ausfallzeitentfrostung während des Testprozesses erforderlich ist, die einzelne Testzeit von 48 Stunden auf 32 Stunden komprimiert wurde, die Testdurchgangsrate stieg von 82% auf 98%, was die jährlichen Wafer-Abfallverluste um mehr als 5 Millionen Yuan reduziert und gleichzeitig die strengen Anforderungen an Wafer-Kryotemperaturleistungen in den Bereichen Automobilelektronik und industrielle Steuerung erfüllt.